hi,欢迎来到华强芯城 收藏我们客服?#35748;擼?00-990-8686
公司公告列表>公告详情

这几种贴片晶振怎么选型你get了吗?(附EMC设计指南)

2019-07-09

今年上半年,电子元器件目录分销商华强芯城与国内?#23601;?/strong>晶振制造商「星通时频电子(SCTF)」达成授权代理合作。(点击了解合作详情)



首批包含三种封装规格,多达数十个型号的SCTF高品质贴片晶振产品,现已可供中小型终端制造商、电子工程师以及创客们选型。


1.封装7050-4P系列


7.0 x 5.0x 1.4mm金属贴片封装

类型:SPXO

频率:1MHz~150MHz(特殊频率32.768KHz)

频率稳定度:±20ppm

输出:CMOS

工作温度:-40℃~+85℃

工作电压:1.8V/3.3V/5V

产品应用:蓝牙、GPS、消费类电子、网络设备、移动通信?#20302;?装置等

 


2.封装5032-4P系列
5032-4P(拼).png



5.0 x 3.2 x 1.2mm金属贴片封装

类型:SPXO

频率:1MHz~125MHz(特殊频率32.768KHz)

频率稳定度:±20ppm

输出:CMOS

工作温度:-40℃~+85℃

工作电压:1.8V/3.3V/5V

产品应用:电脑设备、蓝牙、GPS、消费类电子、网络设备、移动通信?#20302;?装置等。

 


3.封装3225-4P系列
3225-4p(拼).png



3.2 x 2.5 x 1.0mm金属贴片封装

类型:SPXO

频率:1MHz~125MHz(特殊频率32.768KHz)

频率稳定度:±20ppm

输出:CMOS

工作温度:-40℃~+85℃

工作电压:1.8V/3.3V/5V

产品应用:蓝牙、消费类电子、便携式/可穿戴电子设备、物联网、安全监控、汽车电子等;


>>点击选购SCTF贴片晶振<<

 




延伸阅读?#24615;?#26230;振的EMC设计



一、原理图设计要点:


(1)晶振电源去耦非常重要,建议加磁珠,去耦电容选两到三个,容值递减。

(2)时钟输出管脚加匹配,具体匹配阻值,可根据测试结果而定。

(3)预留的电容C1,容值要小,构成了一级低通滤波,电阻、电容的选择,根据具体测试结果而定。


二、PCB设计要点:

(1)在PCB设计?#20445;?#26230;振的外壳必须接地,可以防止晶振?#21335;?#24448;辐射,也可以屏蔽外来的干扰。


(2)晶振下面要铺地,可以防止干扰其他层。因为有些工程师在布多层板的时候,顶层和底层不铺地,但是建议晶振所在那一块铺上地。


(3)晶振底下不要布线,周围5mm的范围内不要布线和其他元器件(有的书是建议300mil范围内,大家可以参考),主要是防止晶振干扰其他布线和器件。


(4)晶振不要布在板子的边缘,因为为了安全考虑,板卡的地和金属外壳或者机?#21040;?#26500;常常是连在一起的,这个地我们暂且叫做参考接地板,如果晶振布在板卡的边缘,晶振与参考接地板会形成电场分布,而板卡的边缘常常是有很多线缆,当线缆穿过晶振和参考接地板的电场是,线缆被干扰了。而晶振布在离边缘远的地方,晶振与参考接地板的电场分布被PCB板的GND?#25351;?#20102;,分布到参考接地板电场大大减小了。


(5)当然时钟线尽量要短。如果你不想让时钟线走一路干扰一路,那就?#32423;?#21543;。还有一点,关于晶振的选择,如果你?#21335;低?#33021;工作在25M,就尽量不要选50M的晶振。时钟频率高,是高速电路,时钟?#20185;?#27839;陡也是高速电路,需要考虑信号完整性。


以上文章来源“电子发烧友网?#20445;?#29256;权归原作者所有


分享到:
大丰收电子